电缆上的干扰与对策

http://tech.ddvip.com   2006年09月09日    社区交流 收藏本文

本文详细介绍电缆上的干扰与对策

  结构H:

  在G的基础上增加一个单端接地的屏蔽层,消除了(实验装置产生的附加)电场的影响。这里的屏蔽效果没有F高,是因为双绞线的回路面积没有同轴电缆的小。增加绞节密度可以进一步提高抑制效果。

  结构I:

  将H中的屏蔽层两端接地后,导致屏蔽效能下降。这是因为屏蔽层两端接地后,在屏蔽层上产生了感应电流,这个电流在双绞线上感应出电流,由于电路不是平衡的,导致产生差模电压。

  结构J:

  将H中的屏蔽层非接地的一端接到电路公共端,进一步提高了屏蔽效能,但没有达到F的水平,因为F中的电缆是同轴电缆,具有很小的感应回路。问题:结构H的屏蔽效能比结构G提高了一些,这是因为单端接地的屏蔽层消除了实验装置产生的附加额外的电场,为什么结构D的屏蔽效能没有比结构C的屏蔽效能提高?

  平衡电路:

  平衡电路中的两个导体及与其连接的所有电路对地或其它导体有相同的阻抗。

  平衡电路对电磁场的响应:平衡电路中的两个导体几何尺寸相同,并且靠得很近,因此可以认为是处于同一个场强。由于它们相对于任何参照物体的阻抗都相等,因此它们上面感应的电流是相同的,在导体两端相对于参考点的电压也是相同的。因此两根导体之间的电压为0V。

  若这两个导体连接在电路的输入端,为电路提供输入信号电压,由于它们之间没有噪声电压,因此外界电磁场对电路的输入没有影响。理想的平衡电路能够抵抗任何强度的电磁场干扰。

  平衡电路性能的评估:平衡电路的平衡程度用共模抑制比来描述。共模抑制比定义为共模电压与它所产生的差模电压之比,常用分贝来表示。

  CMRR=20lg(VC/VD)dB

  例如,如果电路的共模抑制比为60dB,则1000V的共模电压在电路的输入端只能产生1V的差模电压。该电路的抗雷电等产生的共模干扰的性能很好。

责编:豆豆技术应用

正在加载评论...