利用CMOS技术试制万兆以太网收发器

　　在“ISSCC 2004”国际半导体会议上，为了降低耗电量和成本而利用CMOS技术试制成功的万兆以太网IC的发表值得关注。CMOS技术的设计规格采用了0. 13μm和0.18μm工艺。0. 13μm在逻辑LSI生产中已经逐渐用于量产，0. 18μm工艺已经广泛应用于逻辑LSI的生产中。从生产成本来看，利用CMOS技术生产万兆以太网IC可以说越来越具有现实意义。

　　发表利用0. 13μm工艺CMOS技术生产的收发器IC的包括美国Aeluros、韩国汉城国立大学（Seoul National University）和美国Silicon Image。Aeluros在单芯片中集成了4个传输速度3.12Gbit/秒的模拟前端电路和一个10.3Gbit/秒模拟前端电路。芯片尺寸为2.5mm×5mm。耗电量为800mW，工作电压为双系统：+1.2V和+2.5V。不仅是以太网，还支持SONET。汉城大学等开发出了支持10Gbit/秒串行通信接口“XAUI”的收发器IC。+1.2V下工作时耗电量为970mW。

　　采用0. 18μm工艺CMOS技术的是美国Berkana无线。Berkana与韩国KAIST（南韩高等科学技术院）共同开发出了XAUI收发器IC。集成了4个单频道传输速度为3.12Gbit/秒的收发器电路。耗电量为718mW。