基于SoC的千兆EPON ONU硬件平台

http://tech.ddvip.com   2008年01月24日    社区交流 收藏本文

内容摘要:本文根据上海大学SHU EPON ONU MAC控制芯片的设计经验,提出了一种千兆ONU硬件平台的设计和实现方案。并结合当前ASIC设计开发的趋势,基于SoC的概念嵌入8051处理内核。通过此平台完善上海大学SHU EPON ONU MAC控制芯片。

  1 引言

  PON结构简单、铺设维护成本低的特点和以太网设备成熟、廉价的特点使EPON这项技术已成为目前解决接入网速率这一瓶颈的最佳方案之一。但在目前国内的EPON设备中,特别是OLT和ONU的芯片仍需从国外厂家进口,所以研发出具有自主知识产权的EPON的核心技术产品是当务之急[1]。

  本文根据上海大学SHU EPON ONU MAC控制芯片的设计经验,提出了一种千兆ONU硬件平台的设计和实现方案。并结合当前ASIC设计开发的趋势,基于SoC的概念嵌入8051处理内核。通过此平台完善上海大学SHU EPON ONU MAC控制芯片。该平台不仅在硬件设计上留有一定的余量为系统升级做准备。而且设计时也考虑到目前ASIC制造工艺的性价比和局限性问题。

  2 ONU系统功能简介

  EPON系统由光用户终端ONU、光线路终端OLT、光配线网ODN组成[2]。ONU位于用户端,放在住户,企业或MDU/MTU(多用户/租户单元)处,提供客户的语音,数据和视频与PON的接口,还提供第二层交换功能。简言之ONU为用户提供EPON的接人功能。

  根据IEEE802.3ah标准[ 3].ONU作为EPON系统的用户端接入设备,主要完成的功能可描述为:

  ◆选择接收OLT发送的广播数据:

  ◆响应OLT发出的注册和测距命令:

  ◆对用户的以太网数据进行缓存,向OLT报告缓存的队列情况并在OLT分配的上行发送窗口中发送缓存的数据:

  ◆根据OLT发出的OAM帧,执行相应的OAM功能:

  ◆其它相关的以太网功能。

  3 FPGA逻辑结构简介

  由于处于ASIC设计的前端,采用Altera公司的FPGA EP2C70F672C6作为核心处理单元,并基于这块FPGA进行逻辑代码的编写、测试和验证。

  EPON ONU MAC控制芯片内部逻辑设计如图1所示,整个系统可以分为上行和下行两部分,下行是数据从OLT传输到ONU,上行是数据从ONU传输到OLT。接收模块对下行数据进行10位转8位码变换,LLID的滤除和帧校验,然后进行帧分类。在下行链路中,除了有用户数据外,还有MPCP和OAM帧,帧分类模块把接收模块处理后的数据按类别交给对应模块。同样上行链路中除了用户数据外,还有Register Ack帧、Register Request帧、Report帧和OAM帧,上行队列管理模块将它们和从GMII/MII来的用户数据添加LLID后暂存于SDRAM中,复用控制模块根据这些帧的优先级,等待发送控制模块使能发送[1]。GMII/MII切换模块根据以太收发芯片工作速率选择对应逻辑实现10/100/1000自适应应用。

来源:电子产品世界    责编:豆豆技术应用

正在加载评论...